随着全球范围内对先进封装技术的不断探索，新加坡最近举办了Innovate Together 2026大会，吸引了ASM、ASMPT及KLA等知名半导体设备公司。在HBM（高带宽内存）堆叠层数逐渐增加到20层的背景下，良率控制与测量精度成为了行业最大的挑战。堆叠层数的增加显著提升了制造工艺的复杂性。业内人士预计，若单块DRAM芯片的良率达到95%，那么12层堆叠的理论良率会降至54%，而20层时则仅有36%。环节中任何一处出现问题都有可能导致上千美元的芯片报废。
混合键合技术被视为突破20层堆叠的关键，此技术通过铜-铜键合替代传统的微凸点连接，从而提升互连密度和热管理能力。不过，混合键合对表面平整度、洁净度及对准精度的要求非常高，目前的良率仅为10%左右，离商业化所需的60%标准仍相差甚远。
此外，测量技术也面临严峻挑战。现有针对平面DRAM晶圆的测量设备难以有效评估堆叠裸片之间的对准精度，如偏移和倾斜等问题。随着微凸点间距缩减至40微米以下，微凸点尺寸仅为20至25微米，直接探针测试几乎变得不可能。
为了应对这些困难，行业内在材料、工艺及设备层面同步努力。混合键合要求达到原子级的表面平整，而测量精度需要进化到亚微米级。在整个制造过程中，任何一个环节的良率波动都会直接影响成本，也将决定下一代HBM技术的成功与否。
发表评论